Implementierung von Hochgeschwindigkeits-DDR3-Speichercontrollern in einem mittleren FPGA
Die Implementierung eines hohen DDR3-Speichercontrollers mit hoher Wirkungsgrade in einem FPGA ist eine gewaltige Aufgabe. Bis vor kurzem unterstützten nur wenige High-End-FPGAs die Bausteine, die für die zuverlässige Hochgeschwindigkeits-DDR3-Speichergeräte erforderlich sind. Es wird jedoch eine neue Generation von FPGAs mit mittlerer Reichweite entwickelt.
Dieses Weißbuch untersucht die Designherausforderungen und wie eine bestimmte FPGA -Familie, das Gitterp3, das DDR3 -Speicher -Controller -Design erleichtern kann.
Laden Sie diesen Whitepaper herunter, um mehr zu erfahren.
Weiterlesen
Mit dem Absenden dieses Formulars stimmen Sie zu Lattice Semiconductor Corporation Kontaktaufnahme mit Ihnen marketingbezogene E-Mails oder per Telefon. Sie können sich jederzeit abmelden. Lattice Semiconductor Corporation Webseiten u Mitteilungen unterliegen ihrer Datenschutzerklärung.
Indem Sie diese Ressource anfordern, stimmen Sie unseren Nutzungsbedingungen zu. Alle Daten sind geschützt durch unsere Datenschutzerklärung. Bei weiteren Fragen bitte mailen dataprotection@techpublishhub.com
Related Categories: Komponenten, Leistung
Weitere Ressourcen von Lattice Semiconductor Corporation
Neue Ansätze zur Hardwarebeschleunigung unte...
Bitten Sie die Systemdesigner, die Probleme aufzulisten, mit denen sie konfrontiert sind - es spielt keine Rolle, ob sie mobile Verbraucher, Automo...
HDMI® Enhanced Audio Return Channel (EARC) z...
HDMI Version 2.1 ist das wesentlichste Upgrade der Spezifikation. Die Geschwindigkeit der Videoablieferung steigt um 300%, und eine Komprimierungsf...
CMOs zu MIPI D-Phy Interface Bridge Soft IP
MIPI D-Phy ist eine praktische Phy für typische Kamera- und Displayanwendungen. Es ist so konzipiert, dass es den herkömmlichen parallelen Bus ba...
