Praktisches CPLD -Design mit geringer Leistung
Jeder Ingenieur, der mit tragbaren oder Handheld -Produkten beteiligt ist, weiß, dass die Minimierung des Stromverbrauchs eine absolute Voraussetzung für die heutigen Entwürfe ist. Aber nur die Veteranen verstehen die subtilen und dennoch wichtigen Details, die die Akkulaufzeit eines Systems auf die Maximum erstrecken können.
In diesem Whitepaper-Gitter konzentrieren sich der Halbleiter, wie diese erfahrenen Experten mit Ultra-Low-Power-komplexen programmierbaren programmierbaren Logikgeräten (CPLDs) jedes letzte Mikrowatt aus den E/A-Subsystemen ihrer eingebetteten Entwürfe herausringen.
Download, um mehr zu erfahren.
Weiterlesen
Mit dem Absenden dieses Formulars stimmen Sie zu Lattice Semiconductor Corporation Kontaktaufnahme mit Ihnen marketingbezogene E-Mails oder per Telefon. Sie können sich jederzeit abmelden. Lattice Semiconductor Corporation Webseiten u Mitteilungen unterliegen ihrer Datenschutzerklärung.
Indem Sie diese Ressource anfordern, stimmen Sie unseren Nutzungsbedingungen zu. Alle Daten sind geschützt durch unsere Datenschutzerklärung. Bei weiteren Fragen bitte mailen dataprotection@techpublishhub.com
Related Categories: Anzeigen, Batterien, Eingebettet, Industriell, Komponenten, Leistung, Prozessoren, Relais, Schalter, Widerstände
Weitere Ressourcen von Lattice Semiconductor Corporation
Ein FPGA-Ansatz zur Implementierung zeitkriti...
Der heutige massive Smartphone-Markt wird häufig als Brutstätte der Innovation für die kontinuierliche Weiterentwicklung kostengünstiger, leist...
ISPMACH® 4000ZE - Aktivierung von CPLDs in U...
Designingenieure sind ständig herausgefordert, neue Produkte mit verbesserten Funktionen und Funktionen gegenüber der vorherigen Generation und w...
Niedrigkosten, nichtflüchtige PLDs in System...
Systemdesigner stehen vor kontinuierlichem Druck, ihre Entwicklungspläne zu erfüllen, und müssen Entwürfe mit minimalem Aufwand und Risiko impl...
